상온서 접합, 생산라인도 25%면 가능…유해물질 배출도 없어
김양수 기자 = 국내 연구진이 획기적으로 전력을 줄이면서 유해물질 배출이 없는 반도체 패키징(Packaging) 분야 원천기술 개발에 성공했다.
패키징은 반도체 후공정에 해당하는 기술로 전(前)공정에서 웨이퍼로 제작된 집적회로소자를 개별로 분리해 모듈로 제작하는 과정이다.
한국전자통신연구원(ETRI)은 자체 보유한 나노 소재기술을 이용해 일본이 보유한 기술 대비 95% 전력 절감이 가능한 획기적인 반도체 칩렛 패키징 기술을 개발했다고 28일 밝혔다. 또 이 기술을 활용하면 공정단계도 기존 9단계를 3단계로 대폭 줄일 수 있다.
연구진이 개발한 95% 절전 첨단 반도체 칩렛 패키징 기술은 반도체 웨이퍼에 신소재인 비전도성 필름(NCF)을 붙인 후 타일처럼 생긴 칩렛에 면 레이저를 쏴 경화하는 총 3단계로 이뤄진다.
그동안 반도체 업계에서는 첨단 반도체 패키징 공정에 주로 일본 소재를 사용해 왔지만 이 공정은 총 9단계를 거치는 등 복잡하고 다양한 장비가 사용되며 높은 전력소모, 청정실 유지비용, 유해물질 배출 등의 단점있다.
이번에 연구진은 자체 보유한 나노소재 설계기술과 나노신소재를 활용해 20여년 간 핵심원천기술 연구 끝에 개발에 성공했다.
개발한 공정은 첨단 반도체 웨이퍼 기판에 나노 신소재를 적용한 후 다양한 웨이퍼에서 제작된 칩렛으로 타일을 만들어 1초 가량 면 레이저를 쏴 접합공정을 완성하고 후경화 공정 단계를 거쳐 완성된다.
연구진이 개발에 성공한 핵심 신소재는 10~20㎛두께의 에폭시 계열 소재에 환원제 등이 첨가된 나노소재다. 이 소재에 레이저를 쏘면 반도체 후공정(패키징)의 단계에서 세척, 건조, 도포, 경화 등에 이르는 전 단계를 해결할 수 있다.
특히 기존에는 웨이퍼에서 분리한 칩을 보드에 붙여 한 개씩 잘라 쓰는 방식이었으나 이번에 개발된 나노 신소재 덕분에 칩렛을 웨이퍼 기판에 마치 타일을 붙이듯 직접 찍어 붙이는게 가능해졌다.
이 기술은 공정이 간단해 전체 생산라인을 기존 20m 이상에서 4m로 대폭 줄일 수 있다. 질소가스도 필요 없어 유해물질이 발생하지 않고 상온(25℃)에서 집적 공정이 가능하다는 장점도 있다.
기존 공정들은 모두 스테이지 온도를 100℃로 가열해 전력 소모는 물론 열 팽창으로 인한 오차 증가, 신뢰성 저하의 문제를 갖고 있었다.
ETRI 연구진은 특성 온도 변화 이상에서 활성화되는 나노 소재 설계 기술을 이용, 온도상승으로 인한 흄(연기) 발생없이 상온 스테이지에서도 접합 공정이 가능한 신소재와 신공법을 세계 처음으로 개발해 냈다고 설명했다.
이 기술은 미국의 마이크로 LED 관련 스타트업은 물론 첨단 반도체 분야의 세계적인 파운드리 회사가 공정성과 신뢰성 평가를 진행하고 있어 향후 우수 평가시 3년 내 상용화가 가능할 것으로 전망된다.
ETRI 최광성 실장은 "그동안 첨단 반도체 패키징과 마이크로 LED 디스플레이 분야는 일본 소재와 장비 기술에 대한 의존도가 높았다"며 "기술 격차가 커서 자립화가 쉽지 않는 상황이었지만 저전력, 친환경이라는 새로운 시장의 요구에 맞는 기술을 연구진이 확보해 원천기술의 상용화를 기대하고 있다"고 말했다.
