삼성전자는 이번주 차세대 GAA 기술 기반의 3나노 반도체 공정 양산을 공식 발표할 예정이다. 삼성전자는 지난해 10월 파운드리 포럼에서 TSMC보다 빠른 올해 상반기 안에 3나노 양산을 시작하겠다는 계획을 처음으로 공개했다.
삼성전자 파운드리사업부 최시영 사장은 당시 2022년 상반기에 GAA 기술을 적용한 3나노 1세대 반도체를, 2023년에는 3나노 2세대를 양산하고 특히 2025년 세계 최초로 2나노를 양산할 계획임을 밝히며 차세대 트랜지스터 기술 선점에 대한 자신감을 나타냈다.
업계에서는 삼성전자가 예정대로 3나노 양산을 시작하면 차세대 반도체 공정에서 기술 리더십을 확보하며 TSMC에 앞서나갈 수 있는 발판이 될 것으로 평가한다. TSMC는 삼성전자와 달리 3나노 개발 및 양산에 기존 '핀펫(FinFET)' 공정을 그대로 적용하고 있다.
반도체 칩의 기본 요소인 트랜지스터는 '0'과 '1'의 이진법으로 이뤄진 디지털 정보를 전기신호로 만드는 반도체 소자다. 트랜지스터는 게이트가 '스위치' 역할을 하며 채널에 전류를 흘리고 끊는 식으로 신호를 제어한다.
한정된 넓이의 실리콘 웨이퍼 위에 가능한 많은 반도체 칩을 얹으려면 트랜지스터의 크기는 최대한 작아져야 한다. 또 발열 감소와 배터리 수명 증대 등을 위해 전력 소모를 최소화해야 한다. 반도체 발전 역사는 트랜지스터를 더 작고 빠르게 만들면서 동시에 더 적은 전력을 소모하도록 만들어온 과정이다.
삼성전자가 2012년 14나노 공정부터 적용한 핀펫은 게이트와 요철 형태로 세운 실리콘 채널이 3면에서 맞물리는 3차원 구조다. 얇고 길게 세워진 채널이 물고기의 등 지느러미를 닮아 '핀(Fin)' 트랜지스터라는 이름이 붙었다. 현재 대부분의 반도체가 이 핀펫 공정으로 양산된다.
핀펫 공정의 한계를 뛰어넘기 위해 고안된 것이 바로 게이트가 채널을 전방위로 감싸는 GAA 공정이다. 삼성전자는 더 나아가 와이어 형태의 채널 구조를 얇은 종이 모양의 '나노시트(Nanosheet)'로 개선한 'MBCFET™(Multi Bridge Channel FET)' 공정을 독자적으로 구축했다.
삼성전자만의 독자적인 GAA 기술인 MBCFET™ 구조를 적용한 3나노 공정은 핀펫 기반 5나노 공정 대비 성능은 30% 향상되며 전력소모는 50%, 면적은 35% 감소할 것으로 예상됐다. 실제 양산 과정에서 구체적인 수치는 달라질 수 있지만 전력효율과 성능이 전반적으로 개선되는 건 분명하다.
삼성전자는 3나노 공정에서 고객사도 확보한 것으로 전해졌다. 파운드리 업계에서는 경쟁사보다 빠른 최신 공정의 선제적 도입이 마케팅 포인트로 활용되며 소수의 첨단공정 고객사를 확보하는 것이 수익성 창출의 핵심으로 꼽힌다.
지난달 방한한 조 바이든 미국 대통령이 삼성전자 평택캠퍼스를 찾았을 때 일반적인 방명록 대신 3나노 시제품에 서명한 장면은 삼성전자의 기술력이 전 세계적으로 알려지는 효과로 이어졌다. 최첨단 공정에서 경쟁사보다 기술력이 앞선다는 것을 보여주면서 고객사에 강한 인상을 남긴 것이다.
삼성전자는 지난 2019년부터 3나노 GAA 초기 버전의 '공정설계키트(PDK)'를 주요 팹리스(반도체 설계전문 회사)에 배포하면서 고객사 확보에 공을 들여 왔다. 자사 파운드리 공정에 맞는 제품을 미리 설계해 출시를 앞당길 수 있도록 해 미래의 고객사로 확보하려는 전략이다.
역시 관건은 안정적인 수율(결함이 없는 합격품의 비율)의 확보다. 삼성전자는 2년 전 4나노 2세대 공정 개발 때와 마찬가지로 이번 3나노 양산을 앞두고도 수율 문제로 포기 혹은 연기한다는 관측에 시달렸다. 4나노 반도체의 수율 개선이 늦어져 주요 고객사가 이탈했다는 우려도 나왔다.
업계 관계자는 "삼성전자의 3나노 양산 발표는 최소한의 수율을 확보했다는 의미겠지만 공정의 난도 등을 고려할 때 충분한 수율까지 끌어올리려면 다소 시간이 걸릴 것으로 보인다"며 "고객사가 만족할 수준의 성능과 수율을 반드시 보여줘야 한다"고 말했다.
